掃碼添加微信，獲取更多半導(dǎo)體相關(guān)資料摘要制造具有弓形、翹曲形、總厚度變化(TTV)、局部厚度變化(LTV)和現(xiàn)場前最小二乘焦平面范圍(SFQR)等優(yōu)越規(guī)格的碳化硅晶片的方法。所得到的碳化硅晶圓具有一個(gè)鏡面的表面，適合于碳化硅的外延沉積。在加入外延層后，保留了晶片的弓形、彎曲、翹曲、總厚度變化(TTV)、局部厚度變化(LTV)和現(xiàn)場前端最小二乘焦平面范圍（SFQR)的規(guī)范。 介紹本文公開涉及半導(dǎo)體晶片的制造，更具體地說，涉及由碳化硅制成的半導(dǎo)體晶片。半導(dǎo)體芯片行業(yè)的成功在很大程度上要?dú)w功于硅的自然特性。這些特性包括易于生長的天然氧化物(SiO)，其天然氧化物的優(yōu)良的整體發(fā)光特性，以及硅晶片和硅晶片內(nèi)的器件的相對容易制造。另一方面，高溫高壓半導(dǎo)體電子學(xué)可以受益于碳化硅的自然特性。例如，碳化硅用于超快、高壓肖特基二極管、MOSFETs和用于高功率開關(guān)的高溫胸腺管和高功率led。因此，增加碳化硅的可用性有助于這種半導(dǎo)體器件的設(shè)計(jì)選擇。例如，目前100mm碳化硅晶片的生產(chǎn)遠(yuǎn)遠(yuǎn)落后于標(biāo)準(zhǔn)的300mm硅晶片。此外，在單晶碳化硅中，晶體管和二極管不能可靠地形成復(fù)雜的摻雜譜。復(fù)雜的幾何摻雜配置口糧必須通過使用基于步進(jìn)的光刻方法形成的微米亞微米幾何掩模來實(shí)現(xiàn)。 舉例用于制造75mm和100mm直徑的4H碳化硅晶片。晶片的電阻率范圍為0.015–0.028歐姆厘米。對于步驟100-1...
發(fā)布時(shí)間:
2021
-
09
-
13
瀏覽次數(shù)：765
掃碼添加微信，獲取更多半導(dǎo)體相關(guān)資料摘要 公開了一種用于從氧化物基器件中獲得改進(jìn)的氧化物層并由此提高的性能的方法。該方法包括將碳化硅層以低于碳化硅開始顯著氧化速率的溫度的氧化層暴露在氧化源氣體中，同時(shí)高到足以使氧化源氣體擴(kuò)散到氧化層中，同時(shí)避免碳化硅的任何大量額外氧化，并且足夠使氧化層敏感并改善氧化層和碳化硅層之間的界面。介紹 碳化硅（SIC)具有電氣和物理特性的結(jié)合，使其對高溫、高壓、高頻率和高功率電子器件的半導(dǎo)體材料具有吸引力。這些特性包括3.0電子伏(eV)帶隙、4毫米伏每厘米（MV/cm）電場擊穿、4.9W/cm-K的熱導(dǎo)熱率和每秒2.0x10厘米（cm/s）電子漂移速度。此外，由于碳化硅將生長熱氧化物，它比其他化合物半導(dǎo)體具有顯著的優(yōu)勢。特別是，形成熱氧化物的能力提高了形成金屬氧化物半導(dǎo)體(MOS)器件的相應(yīng)能力，包括MOS場效應(yīng)晶體管（鎂）絕緣柵極雙極晶體管(IGBT)、MOS可控晶閘晶體管(MCT)和其他相關(guān)器件。反過來，mosfet是大規(guī)模集成電路中極其重要的器件。因此，充分利用硅化硅在MOS器件中的電子支柱和由此產(chǎn)生的集成電路需要適當(dāng)?shù)奶蓟柩趸夹g(shù)。 結(jié)果和討論 本文的目的是進(jìn)一步提高碳化硅氧化物的質(zhì)量。本文以一種獲得改進(jìn)的...
發(fā)布時(shí)間:
2021
-
09
-
11
瀏覽次數(shù)：215
掃碼添加微信，獲取更多半導(dǎo)體相關(guān)資料摘要 本文提供一種保護(hù)涂層，描述了半導(dǎo)體沉積室中使用的保護(hù)涂層的方法。在優(yōu)選實(shí)施例中，CVD室設(shè)備免受等離子體蝕刻清洗。在氮化硅的CVD之前，腔室設(shè)備首先涂上發(fā)射率穩(wěn)定層，如氮化硅。然后這一層被表面氧化。在序列中的不同底物上重復(fù)沉積氮化硅后，將腔室清空晶圓，并進(jìn)行等離子體清洗過程。等離子清洗優(yōu)選選擇氧氮化硅保護(hù)涂層。在等離子體清洗過程之后，再應(yīng)用發(fā)射率穩(wěn)定層氧化，并且可以重新開始多個(gè)沉積循環(huán)。 介紹 根據(jù)本文的一個(gè)方面，用于等離子體蝕刻處理的含氧氮硅涂層的半導(dǎo)體反應(yīng)器。根據(jù)本文的另一方面，提供了一種制備晶片支架的方法。該方法包括將晶片支架導(dǎo)入腔室，在晶片室中為晶片支架的氮化硅涂層，并在處理晶片之前氧化晶片支架上的初級氮化硅涂層。在所示的實(shí)施例中，基座是碳化硅涂覆石墨緩沖器，反應(yīng)器配置用于氮化硅沉積。氮化硅的初級涂層由熱CVD形成，并且優(yōu)選地具有a。初級氮化硅涂層包括流動(dòng)的從由氧、一氧化氮和一氧化二氮組成的組中選擇的氧源。氧化優(yōu)選形成氧化硅約5A和200A之間的氧化硅。 實(shí)驗(yàn) 優(yōu)選實(shí)施例的方法雖然優(yōu)選實(shí)施例是在單襯底、水平流動(dòng)冷鏈的背景下提出的反應(yīng)器，應(yīng)當(dāng)理解為的某些方面將應(yīng)用于其他類型的反應(yīng)器。所示的單通水平流設(shè)...
發(fā)布時(shí)間:
2021
-
09
-
11
瀏覽次數(shù)：176
掃碼添加微信，獲取更多半導(dǎo)體相關(guān)資料摘要 本文提供了在襯底表面上沉積碳化硅薄膜的方法。這些方法包括使用氣相碳硅烷前體，并且可以釆用等離子體增強(qiáng)原子層沉積工藝。該方法可以在低于600“C的溫度下進(jìn)行，例如在大約23丁和 大約200V之間或者在大約100°CTo然后可以致密該碳化硅層以去除氫含量。此外，碳化硅層可以暴露于氮源以提供活性氮-氫基團(tuán)，然后可以使用其它方法堡續(xù)沉積薄膜。等離子體處理?xiàng)l件可用于調(diào)節(jié)薄膜的碳、氫或氮含量。 技術(shù)領(lǐng)域 本文的第一方面通常涉及在襯底表面上沉積碳化硅層或薄膜的方法。在第一方面的特定實(shí)施例中，本文涉及利用有機(jī)硅烷前體化合物的原子層沉積工藝。本文的第二方面涉及用于等離子體增強(qiáng)原子層沉積的設(shè)備和方法。在第二方面的特定實(shí)施例中，該設(shè)備利用具有雙通道的噴頭或面板通過第一組通道輸送遠(yuǎn)程產(chǎn)生的等離子體，并通過第二組通道輸送前體和其 他氣體。在第三方面，形成碳化硅層的方法可以在根據(jù)第二方面描述的設(shè)備中執(zhí)行。 實(shí)驗(yàn) 一般來說，將含有Si、C、H的種子膜暴露于含N的等離子體中對生成膜是有效的。如果被處理的薄膜中含有很少的H，也可以在等離子體混合物中添加少量的氫，以促進(jìn)產(chǎn)生更多的N-H鍵合。可以根據(jù)等離...
發(fā)布時(shí)間:
2021
-
09
-
11
瀏覽次數(shù)：310
掃碼添加微信，獲取更多半導(dǎo)體相關(guān)資料摘要 柵極氧化物的特性很大程度上取決于清洗過程中使用的最后一種化學(xué)溶液。標(biāo)準(zhǔn) RCA、HF-last、SCl-last和僅HF工藝是本實(shí)驗(yàn)中使用的柵極氧化物預(yù)清洗工藝。清洗后在900°C的氧化爐中進(jìn)行熱氧化，生長岀一種100埃的柵氧化層，并用壽命檢測器、VPD原子吸收光譜儀、掃描電子顯微鏡、透射電子顯微鏡和原子力顯微鏡對其進(jìn)行了表征。HF-last和HF-only的結(jié)果顯示對去除金屬雜質(zhì)非常有效。這兩個(gè)分裂也顯示了長的少數(shù)載流子壽命。用原子力顯微鏡和透射電鏡觀察了氧化物的表面和界面形貌。用含有SCI溶液的清潔裂口觀察粗糙的表面形態(tài)。用純HF清洗工藝觀察到光渭的表面和界面。 介紹 隨著半導(dǎo)體加工技術(shù)向深亞微米器件結(jié)構(gòu)發(fā)展，薄柵氧化層生長前的硅表面清洗變得更加關(guān)鍵。當(dāng)柵極氧化物厚度減小到小于100A3-6時(shí),柵極氧化之前的清潔工藝的重要性更加突出。影響氧化物質(zhì)量的主要因素是顆粒和金屬雜質(zhì)。 實(shí)驗(yàn) 略 結(jié)果和討論elementssB1B2B3B4AI145.914.71313.812.3鐵153.7221.4235.3122.3銅3.81.44.11.4表1顯示了 HF-last（B2）...
發(fā)布時(shí)間:
2021
-
09
-
11
瀏覽次數(shù)：124
掃碼添加微信，獲取更多半導(dǎo)體相關(guān)資料 打開你的智能手機(jī)機(jī)身，你是否看到小的黑色矩形卡在電路板上？那些黑色的矩形是封裝好的芯片。外部芯片結(jié)構(gòu)保護(hù)內(nèi)部脆弱的集成電路，并散熱，保持芯片彼此隔離，重要的是，提供與電路板和其他元件的連接。制造這些保護(hù)結(jié)構(gòu)和連接的制造步驟統(tǒng)稱為“封裝”。晶圓級封裝 在傳統(tǒng)的封裝中，完成的晶片被切割成單個(gè)的芯片，然后這些芯片被結(jié)合和封裝。晶片級封裝(WLP)，顧名思義，包括在管芯還在晶片上時(shí)封裝管芯:保護(hù)層可以結(jié)合到晶片的頂部和/或底部，然后準(zhǔn)備電連接，并將晶片切割成單個(gè)芯片。舉個(gè)烘焙的例子，傳統(tǒng)的包裝類似于給單個(gè)紙杯蛋糕蒙上糖霜，而WLP就像給整個(gè)蛋糕蒙上糖霜，然后把它切成小塊。因?yàn)閭?cè)面沒有WLP涂層，所以最終封裝的芯片尺寸很小(與芯片本身的尺寸大致相同)，這是我們的智能手機(jī)等足跡敏感型設(shè)備的一個(gè)重要考慮因素。其他優(yōu)勢包括簡化的制造和在切割前測試芯片功能的能力。凸點(diǎn)和倒裝芯片 芯片和電路板之間最簡單的電連接之一可以用導(dǎo)電材料的小球制成，稱為凸點(diǎn)。然后，可以將凸起的芯片上下翻轉(zhuǎn)并對齊，使凸起與電路板上的匹配焊盤相連。與傳統(tǒng)的引線鍵合相比，倒裝芯片鍵合有幾個(gè)優(yōu)點(diǎn)，包括封裝尺寸小和器件速度更快。凸塊可以通過擴(kuò)展傳統(tǒng)的晶片制造方法來實(shí)現(xiàn)。芯片制造完成...
發(fā)布時(shí)間:
2021
-
09
-
11
瀏覽次數(shù)：130
掃碼添加微信，獲取更多半導(dǎo)體相關(guān)資料摘要 硅光子學(xué)最有吸引力的一個(gè)方面是它能夠提供極小的光學(xué)元件，其典型尺寸比光纖器件的尺寸小一個(gè)數(shù)量級。這種尺寸差異使得光纖到芯片接口的設(shè)計(jì)具有挑戰(zhàn)性，多年來，在該領(lǐng)域激發(fā)了大量的技術(shù)和研究工作。光纖到硅光子芯片接口可以大致分為兩大類:面內(nèi)和面外耦合器。屬于第一類的器件通常提供相對較高的耦合效率、較寬的耦合帶寬(波長)和較低的偏振依賴性，但是需要相對復(fù)雜的制造和組裝過程，這與晶片級測試不直接兼容。相反，面外耦合器件效率更低，帶寬更窄，并且通常與偏振相關(guān)。然而，它們通常與大批量制造和封裝工藝更兼容，并且允許在晶片上接近光學(xué)電路的任何部分。在這篇文章中，我們回顧了光子集成電路的光耦合器的當(dāng)前技術(shù)水平，旨在給讀者一個(gè)全面和廣闊的視野，確定每種解決方案的優(yōu)缺點(diǎn)。由于光纖到芯片耦合器與封裝技術(shù)有著內(nèi)在的聯(lián)系，光學(xué)封裝的共同設(shè)計(jì)變得至關(guān)重要，我們還回顧了目前用于封裝和組裝具有硅光子集成電路的光纖的主要解決方案。 介紹 光學(xué)技術(shù)已經(jīng)徹底改變了通信領(lǐng)域，允許通過光纖進(jìn)行現(xiàn)代高帶寬跨洋傳輸。在過去的十年中，硅光子學(xué)已經(jīng)成為實(shí)現(xiàn)光收發(fā)器和光處理器的平臺(tái)，旨在為電信和數(shù)據(jù)通信應(yīng)用提供低成本和高性能的組件。使用硅(Si)波導(dǎo)作為基本元件，可以實(shí)現(xiàn)多種光學(xué)組件。 光耦合的不同...
發(fā)布時(shí)間:
2021
-
09
-
10
瀏覽次數(shù)：205
掃碼添加微信，獲取更多半導(dǎo)體相關(guān)資料摘要 經(jīng)過多年的努力，極紫外(EUV)光刻技術(shù)在2018年達(dá)到了一個(gè)重要的里程碑:為先進(jìn)半導(dǎo)體器件的大規(guī)模生產(chǎn)做好了準(zhǔn)備。已經(jīng)實(shí)現(xiàn)了250瓦的EUV源功率，提供了在20 mJ/cm2的劑量下每小時(shí)超過140個(gè)晶片的工具生產(chǎn)能力.對于多個(gè)系統(tǒng)，全晶圓臨界尺寸(CD)均勻性現(xiàn)在小于0.5納米，而匹配機(jī)器覆蓋為1.1納米。這些成像和覆蓋性能滿足5納米節(jié)點(diǎn)邏輯和16納米動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)器件的生產(chǎn)要求。與此同時(shí)，ASML繼續(xù)提高EUV曝光工具的性能，以獲得更高的吞吐量、更好的圖像質(zhì)量和更嚴(yán)格的覆蓋規(guī)格，從而進(jìn)一步提高生產(chǎn)率和能力。需要進(jìn)一步改進(jìn)抗蝕劑和掩模材料，以將EUV單一圖案化擴(kuò)展到低k1狀態(tài)。最后，ASML已經(jīng)開始開發(fā)一種數(shù)值孔徑為0.55的EUV曝光系統(tǒng)，以便在未來十年后繼續(xù)擴(kuò)大半導(dǎo)體制造的規(guī)模。 介紹 EUV光刻技術(shù)的發(fā)展加速，并展示了一種基于EUV的測試器件結(jié)構(gòu)。2011年，R&D曝光系統(tǒng)，NXE:3100，包含新開發(fā)的光學(xué)系統(tǒng)，其數(shù)值孔徑為0.25，被開發(fā)并交付給半導(dǎo)體公司[5]。NXE:3300系統(tǒng)于2013年交付，其較高的NA為0.33[6]。這些掃描系統(tǒng)的發(fā)展促進(jìn)了掩模和抗蝕劑材料的發(fā)展。最新的系統(tǒng)(NXE:3400)于201...
發(fā)布時(shí)間:
2021
-
09
-
10
瀏覽次數(shù)：104
掃碼添加微信，獲取更多半導(dǎo)體相關(guān)資料摘要 近十年來，顯示工藝采用了RCA清洗，應(yīng)用于大面積，解決了環(huán)境問題。然而，接近臭氧化的概念，氫化或電解水清潔技術(shù)屬于RCA清潔范例。在這項(xiàng)工作中，基于Pourbaix概念，僅將電解陽極水用于清潔顆粒和有機(jī)物以及金屬，并引入MgO顆粒作為測試載體來證明這一新概念。電解后的陽極水具有很強(qiáng)的氧化性，氧 化還原電位高，pH值低，分別超過900毫伏和3.1。將氧化鎂顆粒浸入陽極水中，并隨時(shí) 間測量其由于溶解引起的重量損失。在250毫升陽極水中，重量損失在100至500微克的范圍內(nèi)，這取決于它們的氧化還原電 位和酸堿度。因此，得出的結(jié)論是，陽極水中的清潔自由基至少在1至5埃20埃/250毫升 陽極水中，相當(dāng)于1E18埃/立方厘米。 因此，可以假設(shè)陽極水用于顯示器清潔，因?yàn)檎谔幚?EL0至lE15ej/cm3范圍的污染 物。此外，觀察到陽極水在疏水表面上不形成微粗糙，而在天然氧化硅上形成微粗糙。 介紹 清洗工藝覆蓋了半導(dǎo)體工藝總數(shù)的三分之一和生產(chǎn)成本的很大一部分，因此在技術(shù)上、經(jīng)濟(jì)上，環(huán)境和生態(tài)。還必須實(shí)現(xiàn)超潔凈的晶片表面，無顆- 粒、無金屬雜質(zhì)、無有機(jī)物、無濕氣、無天然氧化 物、無表面微粗糙度、無電荷，諸如顆粒、金屬雜質(zhì)和有...
發(fā)布時(shí)間:
2021
-
09
-
10
瀏覽次數(shù)：153
掃碼添加微信，獲取更多半導(dǎo)體相關(guān)資料摘要 清洗工藝的作用是制備完整的硅表面，硅表面純度高，其條件是無顆粒、無金屬粘附、無有機(jī)污染、無水粘附、無天然氧化物、無粗糙度、全覆蓋氫終端、無電荷積聚。 當(dāng)前的濕表面清潔是在空氣中進(jìn)行的。在大氣中，氧很容易溶解到UPW(超純水)中，結(jié)果，晶片表面立即被氧化。如果表面被氧化，氫終端將丟失，結(jié)果，清洗后形成的柵氧化物的特性將被破壞。 為了避免晶片表面退化，需要在大氣中沒有氧氣的清洗系統(tǒng)。在本研究中，我們評估了能夠?qū)崿F(xiàn)低于10ppm的低氧濃度的清洗工藝。通過氮?dú)獯祾?。用紅外光譜和接觸角測量表面。為了評估低氧濃度的效果，測量水印的產(chǎn)生。實(shí)驗(yàn) 本實(shí)驗(yàn)中的晶圓類型為(100) 8-12歐姆·厘米。當(dāng)清洗后立即在空氣中進(jìn)行UPW清洗時(shí)，從2060到2160 cm-1 [2]的峰消失，并且觀察到在2250 cm-1 附近氧化的硅的峰。由于通過UPW蝕刻硅而增加表面粗糙度，出現(xiàn)了峰的移動(dòng)。當(dāng)在低氧濃度下進(jìn)行UPW沖洗時(shí)，維持氫終止。據(jù)了解，在低氧濃度下漂洗時(shí)，表面幾乎沒有氧化硅。 雖然清洗后立即的接觸角約為78度，但與隨后在空氣中UPW漂洗8小時(shí)的接觸角變...
發(fā)布時(shí)間:
2021
-
09
-
10
瀏覽次數(shù)：205