TSV基礎(chǔ)知識介紹
硅通孔技術(shù)(TSV)：第4代封裝技術(shù)
硅通孔技術(shù)（TSV，Through -Silicon-Via）是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導通，實現(xiàn)芯片之間互連的最新技術(shù)。與以往的IC封裝鍵合和使用凸點的疊加技術(shù)不同，TSV能夠使芯片在三維方向堆疊的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。日月光公司集團研發(fā)中心總經(jīng)理唐和明博士在Chartered上海2007技術(shù)研討會上將TSV稱為繼線鍵合（Wire Bonding）、TAB和倒裝芯片（FC）之后的第四代封裝技術(shù)。
然而，TSV與常規(guī)封裝技術(shù)有一個明顯的不同點，TSV的制作可以集成到制造工藝的不同階段。在晶圓制造CMOS或BEOL步驟之前完成硅通孔通常被稱作Via-first。此時，TSV的制作可以在Fab廠前端金屬互連之前進行，實現(xiàn)core-to-core的連接。該方案目前在微處理器等高性能器件領(lǐng)域研究較多，主要作為SoC的替代方案。Via-first也可以在CMOS完成之后再進行TSV的制作，然后完成器件制造和后端的封裝。
而將TSV放在封裝生產(chǎn)階段，通常被稱作Via-last，該方案的明顯優(yōu)勢是可以不改變現(xiàn)有集成電路流程和設(shè)計。目前，部分廠商已開始在高端的Flash和DRAM領(lǐng)域采用Via-last技術(shù),即在芯片的周邊進行通孔，然后進行芯片或晶圓的層疊。
刻蝕工藝是關(guān)鍵
盡管TSV制程的集成方式非常多，但都面臨一個共同的難題，Steve Lassig說，大多數(shù)情況下TSV制作都需要打通不同材料層，包括硅材料、IC中各種絕緣或?qū)щ姷谋∧?。刻蝕工藝是關(guān)鍵，減薄、晶圓操縱和晶圓鍵合、以及測量和檢測等也都是目前技術(shù)開發(fā)的熱點（表2）。
TSV制作技術(shù)中首先應(yīng)該做到的是刻蝕機臺對不同材料刻蝕輪廓的控制。盡管可以籠統(tǒng)地認為TSV應(yīng)用需要制作相對高的縱寬比（Aspect Ratio），而業(yè)界對硅的深刻蝕原理和應(yīng)用并不陌生，但是，實際上TSV對刻蝕的要求還是在許多方面超過了MEMS等應(yīng)用領(lǐng)域。比如，被刻蝕材料的復雜程度、不同的3D IC的應(yīng)用中TSV通孔的分布密度、尺寸（包括深度和直徑）相當寬泛的分布等等。
最佳的TSV技術(shù)必須能夠滿足輪廓控制（包括控制Tilt、Taper、側(cè)壁粗糙度、undercut等），同時又需要在工藝能力上具備靈活性，能夠應(yīng)對多種量級的通孔尺寸和各種多層材料，并具有高產(chǎn)量能力，能夠處理300mm晶圓，具有工藝的重復性、實用性、可靠性，最后，還必須滿足IC市場所要求的最好的性價比。
考慮到對不同材料的深刻蝕工藝速度的要求， Steve Lassig補充說，已經(jīng)在MEMS等其它硅深刻蝕應(yīng)用中得到驗證的高密度的等離子源（High Density Plasma Sources）是TSV刻蝕系統(tǒng)的首選，但是，3D IC使用是TSV深刻蝕技術(shù)，在MEMS應(yīng)用的基礎(chǔ)上，還必須同時有更好的外形控制、工藝靈活性和速度。
比如，用于三維IC的TSV刻蝕設(shè)備必須將刻蝕腔清洗步驟設(shè)計成常規(guī)清洗流程，是設(shè)備能夠在生產(chǎn)和清洗模式之間迅速轉(zhuǎn)換，使得腔室始終保持純凈狀態(tài)，同時滿足高量產(chǎn)對速度、工藝可預見性和工藝重復的要求；這類刻蝕系統(tǒng)還必須具有單臺設(shè)備刻蝕所有材料的工藝處理能力，盡可能減小設(shè)備和設(shè)施的成本，消除工藝轉(zhuǎn)移和排隊造成的延遲，為客戶在產(chǎn)能和設(shè)備擁有成本方面提供競爭力。另外，由于目前高端IC產(chǎn)品都使用300毫米晶圓，保證晶圓表面工藝處理的均勻性，TSV的刻蝕需要使用平面狀等離子源（Planar Plasma）。
對于刻蝕工藝模式的選擇，業(yè)界目前仍在比較SSP（Steady State Processes）和RAP（Rapid Alternating Processes）技術(shù)。據(jù)了解，RAP刻蝕的選擇性（selectivity）很高，可以刻蝕縱寬比很大通孔，速度也快，但是表面粗糙度是個挑戰(zhàn)；SSP工藝和常規(guī)的刻蝕接近，速度高而且制作的側(cè)壁光滑，不過Selectivity和Undercut的控制是難點。Steve認為，對用戶來說真正滿意的方案是，機臺能夠根據(jù)應(yīng)用的要求進行工藝的選擇和整合，實現(xiàn)兩種模式的切換，整體控制刻蝕速度、selectivity、側(cè)壁光滑性和縱寬比。當然，這需要大量的工藝知識積累，以及對所制造器件的了解。
對量測提出新的要求
可以預見，TSV的特殊性還會給3D IC制造的檢測和量測帶來前所未有的困難，Rudolph Technologies公司的市場總監(jiān)Rajiv Roy預測說，即使不考慮TSV的不同工藝整合順序引發(fā)的細節(jié)問題，硅通孔制造中至少需要在以下三個方面，通過檢測和測量來進行嚴格的工藝控制，即制作比現(xiàn)有芯片電路內(nèi)連要大許多的高縱寬比的通孔、晶圓減薄以及將晶圓鍵合形成三維疊加。
筆者認為，控制TSV通孔工藝需要幾何尺寸的量測，以及對刻蝕間距和工藝帶來的各種缺陷進行檢測。通常TSV的直徑在1um到50um，深度在10um到150um，縱寬比在3到5甚至更高，一粒芯片上的通孔大約在幾百甚至上千。而現(xiàn)有晶圓制造中大缺陷檢測（Macro Defect Inspection）的精度要求正好在幾個微米，同時也是需要在生產(chǎn)中對整片晶圓進行測量。因此，現(xiàn)有的技術(shù)可以應(yīng)對TSV這方面的需求。
減薄和鍵合工藝對檢測和量測的需求更多。厚度和厚度均勻度需要測量，工藝中必須監(jiān)控研磨漿殘留、微粒污染、銅微粒、開裂引起的應(yīng)力、邊緣碎片等。對于鍵合，無論是芯片至晶圓、還是晶圓之間，在精準的對位的同時，還需要控制表面粗糙程度、表面潔凈度和平坦度。
另外，一些新的工藝步驟也需要考慮監(jiān)控，比如尺寸在幾十個微米的bump陣列。Rajiv認為，減薄之后的邊緣和背面大缺陷的檢測、銅smearing的檢測技術(shù)是現(xiàn)成的，但是，其他很多用于TSV的檢測和量測方案，目前并不明朗，都在研發(fā)之中。
市場前景
今年，業(yè)界陸續(xù)傳出Lam Research專門用于300mm晶圓TSV的2300 Syndion刻蝕系統(tǒng)和Aviza的Omega i2L TSV蝕刻系統(tǒng)在代工廠使用的消息。據(jù)了解，目前多數(shù)代工制造商或封裝廠客戶還處于設(shè)備靈活性考察階段。在SEMI主辦的刻蝕技術(shù)沙龍上，來自Lam Research、Applied Materials和制造商、研究所的專家認為，3D-TSV的三個市場驅(qū)動力中（性能、小尺寸和降低成本），降低尺寸是目前多數(shù)廠家的短期追求的首要目標，不少公司在作試產(chǎn)或已有比較成熟的技術(shù)，希望在短期內(nèi)可以利用TSV提高器件的集成密度。
從中期發(fā)展來看，業(yè)界預測到2010年市場可以做到將RF、Logic、Memory、Sensor等不同的器件模塊，通過TSV技術(shù)整合在一起。以3D IC的方式，而不是一塊IC上多個設(shè)計功能模塊，從整體性能上去繼續(xù)推動Moore定律。這個趨勢目前在CIS和RF的方面已經(jīng)看到比較好的應(yīng)用趨勢，更進一步的應(yīng)用將是DRAM和Flash利用TSV技術(shù)的堆疊，在近一兩年可能會陸續(xù)規(guī)模生產(chǎn)。許多代工廠因此積極開發(fā)這項技術(shù)，為存儲器市場進行鋪墊。
然而，對于45nm技術(shù)節(jié)點之后TSV的的中長期前景，業(yè)界并不完全肯定。顯然，光刻將仍然是最負挑戰(zhàn)和最昂貴的技術(shù)，器件技術(shù)還會在新架構(gòu)和新材料方面不斷突破。未來三年或者十年，TSV 3D-IC是否能成為主流技術(shù)，整合各種IC模塊，作為下一階段技術(shù)節(jié)點的替代或主要選擇路線，業(yè)界并沒有統(tǒng)一的意見。不過，從代工產(chǎn)業(yè)角度來看，ASE的唐和明認為，未來的高端代工產(chǎn)業(yè)，無論是晶圓制造還是封測合同生產(chǎn)，不能配套TSV方案就可能丟單。
文中部分內(nèi)容來自SEMI十月份舉辦的刻蝕技術(shù)沙龍，Lam Research、AMAT等設(shè)備供應(yīng)商以及部分制造商和研究所的專家，討論分享了他們對刻蝕以及3D IC技術(shù)的看法。
（免責聲明：文章來源于網(wǎng)絡(luò)，如有侵權(quán)請聯(lián)系作者刪除。）
?