掃碼添加微信，獲取更多半導(dǎo)體相關(guān)資料

?

發(fā)明背景

? ? ? ?本發(fā)明面向集成Semi的電路及其加工導(dǎo)體設(shè)備。更具體地說(shuō)，本發(fā)明提供了一種清潔掩膜的方法和結(jié)構(gòu)所使用的結(jié)構(gòu)用于設(shè)計(jì)半導(dǎo)體集成電路。但它會(huì)被承認(rèn)的發(fā)明有一個(gè)更廣泛的適用性的范圍。集成電路是從少數(shù)幾個(gè)在硅片上制造的互連設(shè)備幾百萬(wàn)臺(tái)設(shè)備。傳統(tǒng)的集成電路提供遠(yuǎn)超以往的性能和復(fù)雜性最初的想象。以達(dá)到改善復(fù)雜性和電路密度(即設(shè)備的數(shù)量)能夠被包裝在一個(gè)給定的芯片區(qū)域)，大小最小的設(shè)備功能，也被稱為設(shè)備“geom etry，隨著每一代的集成變得更小電路。0006增加電路密度不僅改善了性能但集成電路的復(fù)雜性和性能也為消費(fèi)者提供了成本更低的零部件。一個(gè)集成電路或芯片制造設(shè)備的成本是數(shù)億甚至數(shù)十億美元。每一個(gè)制造設(shè)備將有一定的晶圓產(chǎn)量，每個(gè)晶片上都有一定數(shù)量的集成電路。因此，通過(guò)制造不同的裝置可以制造更小、更多的器件在每個(gè)晶圓上，從而增加了制造的輸出設(shè)施。使設(shè)備更小是非常具有挑戰(zhàn)性的，每一個(gè)集成制造中使用的工藝有一定的局限性。那就是比如說(shuō)，一個(gè)給定的過(guò)程通常只在某個(gè)特定的范圍內(nèi)工作然后，要么進(jìn)程，要么設(shè)備布局需要改變。此外，作為設(shè)備要求更快和更快的設(shè)計(jì)，過(guò)程存在一定的局限性

傳統(tǒng)工藝和材料。這種過(guò)程的一個(gè)例子是制造十字線掩模通常用于半導(dǎo)體集成光刻用光刻膠圖案的結(jié)構(gòu)電路。盡管已經(jīng)有了顯著的改善這種設(shè)計(jì)仍然有許多限制。只是例如，這些設(shè)計(jì)必須變得越來(lái)越小 ?略

......

本文還講解了實(shí)驗(yàn)的過(guò)程，細(xì)節(jié)以及結(jié)果等等

文章全部詳情，請(qǐng)加華林科納V了解：壹叁叁伍捌零陸肆叁叁叁